Триггером называют логическую схему с положительной обратной связью, имеющую два устойчивых состояния - единичное и нулевое, которые обозначаются соответственно 1 и 0. В основе любого триггера находится кольцо из двух инверторов, показанное на рис.130 а, б, в.
При подаче питания в результате переходных процессов произвольно один из инверторов устанавливается в единичное состояние, а другой - в нулевое. В дальнейшем состояние логических элементов (ЛЭ) сохраняется, так как сигнал с выхода одного ЛЭ поддерживает состояние другого ЛЭ. Общепринято такую схему называть элементом памяти или защелкой. Если в схемах, изображенных на рис.130 б,в, у каждого ЛЭ отключить от обратных связей по одному входу, то получатся схемы RS - триггеров (рис.131 а,б)
Образованные входы позволяют установить триггер в определенное состояние при подаче на них требуемого сигнала либо низкого, либо высокого уровня. Такие входы называются статическими. При подаче на верхние входы схем соответственно логического 0 и логической 1 триггеры обязательно установятся в состояние Q=1. При использовании аналогично нижних входов триггеры обнулятся: Q=0. Таким образом, RS - триггер на ЛЭ «И-НЕ» управляется логическим нулем, а RS - триггер на ЛЭ «ИЛИ-НЕ» управляется логической 1. В первом случае входы называются инверсными - S, R а во втором - прямыми S, R. Условные графические обозначения RS - триггеров на ЛЭ «И-НЕ» и ЛЭ «ИЛИ-НЕ» приведены на рис.132 и на рис.133.
Рассмотренные триггеры также определяются как асинхронные, так как момент переключения их ничем не синхронизируется. Для расширения возможностей управления триггером на его входе ставится логическая схема (ЛС), имеющая управляющие входы, вход синхронизации, а также входы поступления сигналов Q и Q`.
Синхронные триггеры подразделяются на:
1.одноступенчатые со статическим синхровходом (рис.134)
2. двухступенчатые с захватом 1 и 0 (рис.135)
3. одноступенчатые с динамическим синхровходом типа «защелка»; (рис.136);
4. одноступенчатые с динамическим синхровходом, использующие задержку (рис.137).
Одноступенчатые со статическим синхровходом триггеры переключаются под действием сигналов с управляющих входов все время, пока действует активный уровень синхроимпульса (нулевой активный уровень - вход статический инверсный или единичный активный уровень - вход статический прямой), а при воздействии противоположного уровня синхроимпульса триггер хранит предыдущее состояние.
а - функциональная схема синхронного RS - триггера; б - условное графическое обозначение синхронного RS - триггера; в - функциональная схема D - триггера; г - условное графическое обозначение D- триггера.
На основе RS-триггера можно построить D-триггер (рис.134 в), который пропускает на выход входной сигнал все время, пока действует 1-ый уровень синхроимпульса.
Двухступенчатые триггеры с захватом 1 и 0 (рис. 135) включают два триггера: с прямым и инверсным статическими синхровходами. Это должно было бы обеспечить передачу состояния 1-го триггера 2-му только по окончанию синхроимпульса и, следовательно, улучшитить помехоустойчивость триггера. Однако такая схема обладает свойством захвата 1 и 0, если во время действия импульса состояние триггера 1 (0) и на вход J (S) поступает помеха 0 (1)-го уровня. В этом случае происходит переключение 1-го триггера в помеховое состояние, и это состояние передается на выход 2-го триггера по окончанию синхроимпульса (возврат 1-ого триггера в требуемое состояние 1 (0) блокируется действием обратной связи Q` и Q).
а - функциональная схема JK (RS) - триггеров с инверсным динамическим синхровходом; б, в - условные графические обозначения JK и RS - триггеров.
Двухступенчатые JK - триггеры были реализованы в интегральном исполнении и получили обозначение ТВ1, ТР1.
Обнаружение эффекта захвата 1 и 0 в двухступенчатых триггерах привело к необходимости разработки схемного решения, исключающего данное явление. Были разработаны схемы одноступенчатых триггеров с динамическими синхровходами. Двухступенчатые триггеры в сериях, начиная с 530-ой, не реализовывались.
ИМС на основе одноступенчатых триггеров с динамическим синхровходом типа «защелка» приведены на рис. 136.
Принцип работы «защелки» заключается в следующем. При С=0 триггер Т1 обнуляется, а Т2 устанавливается в 1-ое состояние. Поэтому для Т3 устанавливается режим хранения информации (S`=R`=1). Триггеры подготавливаются к переключению (если D=1, то Q Т2 сохраняется равным 0 и переводит Т1 в неопределенный режим Q=Q`=1; если D=0, то Q` Т2 устанавливается равным 1 и переводит Т2 в режим обнуления Q=0,Q`=1). При С=1 в первом случае на Q` Т1 формируется 0 - ой уровень, который переводит Т3 в 1-ое состояние и блокирует Т2 до следующего синхроимпульса. При С=1 во втором случае на Q Т2 формируется 0-ой уровень, который переводит Т3 в 0-ое состояние, а 1-ый уровень Q` Т2 блокирует Т1 до следующего синхроимпульса. Таким образом, переключение происходит по фронту синхроимпульса, а следующее переключение возможно как минимум через некоторое время подготовки, в течение которого состояние входа В должно быть неизменно.
Наибольшее распространение в интегральном исполнении получили триггеры одноступенчатые с динамическим синхровходом, использующие задержку (рис. 137).
Рис.137. Функциональная схема ОЛ-триггера, использующего задержку.
В такой схеме задержка в ЛЭ «И-НЕ» обеспечивается больше суммарной задержки в ЛЭ «2И-2И-2ИЛИ-НЕ», что обусловлено принципом работы. При постоянных уровнях сигнала на синхровходе переключение ЛЭ «2И-2И-2ИЛИ-НЕ» блокируется. Выходной сигнал определяется как При С=0 при С=1 Таким образом, триггер находится в режиме хранения информации.